而优化，仅运用了4个有源器材，总不行调整差错低于1%。环路电源电压规模为12 V至36 V。

  该电路的输入具有ESD维护功用，而且可供给高于供电轨的电压维护，是工业运用的抱负挑选。

  图1. 鲁棒的环路供电压力传感器信号调度电路，具有4 mA至20 mA输出

  该规划供给完好的4 mA至20 mA变送器压力传感器查验测验解决方案，整个电路由环路供电。有三个重要的电路级：传感器鼓励驱动、传感器输出放大器和电压-电流转换器。

  电路所需总电流为1.82 mA（最大值），如表1所示。因而，可在不超越4 mA最大可用环路电流的状况下运用电桥驱动电流高达2 mA的压力传感器。

  需运用电压驱动或电流驱动，详细取决于所选压力传感器。该电路运用一半的ADA4091-2（U2A），并经过开关S1选不一样装备，支撑两种选项之一。开关S1供给其间一种驱动挑选。

  图2显现S1的电压驱动装备，S1坐落PCB上标有VOLTAGE DRIVE处（完好电路布局和原理图拜见CN0289规划支撑包：）。

  电压驱动电路一般装备为10 V电桥驱动电压。在该形式下，答应的最小电桥电阻为：

  关于低于5 k的电桥电阻而言，可经过移除R6并运用缓冲器装备，将驱动电压下降至5 V。

  请注意，环路电压VLOOP应至少比电桥驱动电压高0.2 V，以便让U2A有足够的裕量。

  经过将S1移动至PCB上标有CURRENT DRIVE的方位，便可将电路切换至图3所示的电流驱动装备。

  在电流驱动形式中，有必要保存最大答应的2 mA电桥驱动电流。电路装备为R4 = 2.49 k且IDRIVE = 2 mA。运用下式挑选 R4值，可获得较低的 IDRIVE值：

  该电路挑选运算放大器ADA4091-2，因为它具有低功耗（每个放大器250 A）、低失调电压（250 V）以及轨到轨输入输出特性。

  AD8226是抱负的外表放大器挑选，因为它具有低增益差错 （0.1%，B级）、低失调（G = 50时58V，B级；G = 50时112V， A级）、超卓的增益非线%）以及轨到轨输出特性。

  实践运用时，R3、R12和R9的核算值将不作为规范值供给，因而电路所用的实践值将发生固定差错。这些差错可经过下式核算。

  电阻R3、R9和R12发生的增益、失谐和总差错丈量值，以 %FSR表明（其间，FSR = 16 mA）：

  实践电路中，一定要挑选最挨近EIA规范的0.1%电阻，因而可得前文所述的固定增益和失调差错。可运用两个0.1%电阻组合，以便更挨近核算值。例如，下列0.1%电阻的串联组合十分挨近核算值：

  然而在某些状况下，电阻供货商甚至连规范0.1%电阻值都没方法供给，因而需进行替换。

  运用ADR025 V基准电压设置电桥的驱动电压或电流，以及设置4 mA零电平失调。其初始精度为0.1%（A级）、0.06% （B级），而且具有10 V p-p电压噪声。此外，它将选用高达 36 V的电源电压作业，且仅耗费1 mA（最大值），是环路供电运用的抱负挑选。

  经过强制数值巨细为信号重量（I9） 和失调重量（I12）。 之和的电流流过R10，即可发生4 mA至20 mA输出电流。电流I10 = I9 + I12）在R10两头发生电压，该电压经过U2B和Q1施加于感测电阻R10。流经R8的电流是流经R10电流的100倍。因而，环路电流ILOOP可由下式算得：

  受U2B输出操控的双极性NPN晶体管发生环路电流，而且增益应当至少为300，以便最大极限削减线性差错。其击穿电压应至少为50 V。

  输出晶体管Q1是一个50 V NPN功率晶体管，25C时功耗为 1.1 W。在20 mA输出电流输入至0 环路负载电阻且 VCC电源为36 V时，电路具有最差状况下的功耗。这些条件下的 Q1功耗为0.68 W。

  驱动电路板的电源电压VLOOP取决于环路电源VLOOP_SUPPLY环路负载R7和环路电流 ILOOP. 这些数值的联系如下：

  若要使电路正常作业，电源电压VLOOP有必要大于7 V，以便为 ADR02基准电压源供给充沛的裕量。

  最小环路电源电压相同取决于电桥的驱动电路装备。在VDRIVE= 10 V的电压驱动形式下，电源电压VLOOP有必要大于 10.2 V，这样U2A才干坚持足够的裕量（见图2）。

  在电流驱动形式下，电源电压VLOOP有必要大于11.2 V，这样 U2A才干坚持足够的裕量（见图3）。

  表2和表3别离表明体系中因有源元件形成的AD8226 和 ADR02的A、B级最大差错及rss差错。请注意，运算放大器ADA4091-2仅在一种等级水平下可用。

  对电阻容差导致的总差错的合理近似推算是假定每个要害电阻对总差错奉献都持平。5个要害电阻是R3、R8、R9、R10 和R12。0.1%电阻导致的最差状况下的容差可形成0.5%总电阻差错最大值。若假定rss差错，则总rss差错为0.15 = 0.224%。

  因为有源器材（A级）形成的差错，需要在之前的最差状况差错之上添加0.5%的最差状况电阻容差差错：

  尽管电路答应具有1%或更低的总差错，若要求更佳的精度，则电路需具有失谐和增益调理才能。针对4 mA输出和零电平输入，可经过调整R12来校准失调，然后针对满量程100 mV输入，经过改动R9调理满量程。这两项调理是彼此独立的；假定首要进行失调校准。

  电路的实践差错数据见图4。总输出差错（%FSR）经过将抱负输出电流与丈量输出电流的差除以FSR （16 mA），然后将核算结果乘以100即可算出。

  请注意，0 mV与1 mV输入之间的差错由AD8226输出级饱满电压导致，且电路在负载条件下的差错规模为20 mV至 100 mV。所有轨到轨输出级均受限于其经过饱满电压（双极性输出）或导通电阻（CMOS输出）到达供电轨的才能。

  若输出饱满电压引起的差错导致某些问题的发生，则来自电桥的输入信号可经过在+5 V基准电压与电桥输出的其间一侧之间衔接一个恰当的电阻而进行偏置。

  图4. 输出电流（%FSR）的总差错与电桥输出的联系（3 k电桥，24 V环路电源）

  AD595,597 做K型热电偶温度变送器，一般用什么芯片？AD595、597？

  ADI 2024 慕尼黑上海电子展：直通技能、低噪声电源、无线BMS、高精度传感器等立异解决方案露脸

  上一篇：具有HART的彻底阻隔、单通道电压、4mA至20mA输出电路图